(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-229671

(43)公開日 平成10年(1998) 8月25日

(51) Int.CL.*	識別記号	F I		
H02M 1/0		H 0 2 M 1/08	3 5 1 Z	
H01L 29/7	•	H 0 3 K 17/16	F ·	
H03K 17/1		H01L 29/78	6 5 7 G	


	審査請求	未請求 請求項の数5 OL (全 6 頁)
特願平9-32225	(71)出蹟人	000005234
平成9年(1997)2月17日		富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号
	(72)発明者	
		神奈川県川崎市川崎区田辺新田1番1号
	(70) Shares de	富士電機株式会社内
	(72)発明者	
		神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
•	(74)代理人	弁理士 松崎 清
•		
		•
	平成9年(1997)2月17日	特顧平9-32225 (71)出顧人 平成9年(1997)2月17日 (72)発明者

(54) 【発明の名称】 IGBTモジュールとそのゲート駆動回路

(57)【要約】

【課題】 IGBT等のスイッチング素子のターンオフ 時におけるdi/dtのより一層の低減化を図る。

【解決手段】 IGBTチップのエミッタ部ecと、IGBTモジールのエミッタ主端子電極E,補助端子電極eとIGBTチップのエミッタ部ecとの接続点eoとの間にインダクタ1を接続することで、素子のターンオフ時に逆起電圧を発生させ、IGBTチップのゲート・エミッタ間電圧の急激な低下を抑え、コレクタ電流の変化率di/dtを一層緩やかにする。



【特許請求の範囲】

【請求項1】 絶縁ゲートパイポーラトランジスタ(I GBT) チップの各部から各端子電極に配線が施され、 ターンオフする際にゲート端子電極に電荷が注入される IGBTモジュールにおいて、

IGBTモジュールのエミッタ主端子電極と補助端子電 極をIGBTチップのエミッタ部へそれぞれ接続する両 配線の接合点と、IGBTチップのエミッタ部との間に インダクタを接続したことを特徴とするIGBTモジュ ール。

【請求項2】 絶縁ゲートバイポーラトランジスタ(I GBT)チップの各部から各端子電極に配線が施され、 ターンオフする際にゲート端子電極に電荷が注入される とともに、エミッタ主端子電極と補助端子電極をIGB Tチップのエミッタ部へそれぞれ接続する両配線の接合 点とIGBTチップのエミッタ部との間にインダクタを 接続したIGBTモジュールと、その駆動回路とからな ることを特徴とするIGBTモジュールの駆動回路。

【請求項3】 絶縁ゲートバイポーラトランジスタ(I GBT)チップの各部から各端子電極に配線が施され、 ターンオフする際にゲート端子電極に電荷が注入される I GBTモジュールにおいて、

IGBTモジュールのゲート端子電極とIGBTチップ のゲート部との間、またはIGBTモジュールのエミッ タ補助端子電極とIGBTチップのエミッタ部との間の 少なくとも一方にインダクタを接続したことを特徴とす るIGBTモジュール。

【請求項4】 絶縁ゲートパイポーラトランジスタ(I *

 $V_{CE} = E_d + L \cdot d i / d t$

:IGBTのコレクタ・エミッタ電圧 V CE

:インバータの直流電源電圧 Εđ

:直流電源電圧とIGBT間の配線インダク L

タンス d i / d t:ターンオフ時の電流変化率

以上のことから、IGBTに印加される電圧を考慮する と、コレクタ電流減少期間中は、そのdi/dtが低減 されていることが望ましい。図4にコレクタ電流icの 減少率(đ i / d t)が急峻な場合を示し、図 5 に比較 的緩やかな場合を示す。

【0003】図6にこのような前提にもとづくゲート駆 動回路の従来例を示す。同図において、 6 はメインデバ イスであるIGBT、7はフォトカブラ(PC)などの 絶縁器、8はフォトカプラの出力信号を増幅する増幅回 路(AMP)、9はターンオン時におけるIGBT容量 充電用の電源、10は同じくターンオフ時における放電 用の電源、11はオン用のゲート抵抗、12はオフ用の ゲート抵抗、13および14は増幅回路8の出力信号に 基づきスイッチングを行なうスイッチ(一般的にはトラ ンジスタまたはFET(電解効果トランジスタ)等)で

*GBT)チップの各部から各端子電極に配線が施され、 ターンオフする際にゲート端子電極に電荷が注入される とともに、ゲート端子電極とIGBTチップのゲート部 との間、またはエミッタ補助端子電極とIGBTチップ のエミッタ部との間の少なくとも一方にインダクタを接 続したIGBTモジュールと、その駆動回路とからなる ことを特徴とするIGBTモジュールの駆動回路。

【請求項5】 絶縁ゲートパイポーラトランジスタ(I GBT)チップの各部から各端子電極に配線が施され、

10 ターンオフする際にゲート端子電極に電荷が注入される IGBTモジュールと、その駆動回路とからなるIGB Tモジュールのゲート駆動回路において、

前記駆動回路とIGBTモジュール間にインダクタを接 続したことを特徴とするIGBTモジュールのゲート駆 動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、インバータなど の電力変換装置を構成するIGBT(絶縁ゲートパイポ ーラトランジスタ) のモジュール構成、およびそのゲー ト駆動回路に関する。

[0002]

【従来の技術】一般に、IGBTがターンオフする際、 コレクタ電流icは高い電流変化率(d i / d t)を伴 って変化するため、IGBTには下記(1)式に示すよ うに、スパイク状の高電圧が印加される。そのため、イ ンパータなどを構成するときは、(1)式に見合う電圧 定格を持つIGBTが必要になる。

... (1)

【0004】図6のターンオン時に、IGBTのオン指 令信号によりスイッチ13がオンすると、電源9より抵 抗11を介して電流が流れるとともに、IGBTのゲー ト容量18が充電され、IGBTがターンオンする。一 方、ターンオフ時に、オフ指令信号によりスイッチ14 がオンすると、電源10より抵抗12を介して電流が流 れIGBTのゲート容量18が放電され、IGBTがタ ーンオフする。

【0005】また、図6のブロック15はインダクタ1 6 (一般に、IGBTモジュール内の配線インダクタン 40 ス (後述する図8のe0-E間を参照)を利用する) に 発生する電圧により、IGBTのターンオフ時のdi/ d t の大きさを検出する検出回路である。また、1 7 は FET、18はコンデンサであり、検出回路15の出力 信号のレベルがFETのしきい値以上になったとき、す なわちIGBTのターンオフ時のdi/dtの大きさが 或る設定した値以上になったとき、FET17をオンさ せ、IGBTのゲートに抵抗19を介してコンデンサ1 8 の蓄積電荷を注入する。このとき、図 7 に矢印で示す ような電流が流れ、この動作によりIGBTのゲート・ エミッタ間の電圧は一時的にその減少を緩める(IGB

Tの入力容量の放電を遅くする)。その結果、ターンオ フ時のdi/dtは低減する方向に動作することにな る。以上のことから、この種のゲート駆動回路は、IG BTがターンオフする際にIGBTのゲートに電荷の注 入を行なうことにより、低di/dt化を実現するもの と言える。

【0006】図8にIGBTモジュールの内部構成を示 す。同図において、20はIGBT素子とダイオードか らなるIGBTチップで、このチップのコレクタ、ゲー GBTモジールの主コレクタ端子電極、主エミッタ端子 電極、ゲート端子電極、補助エミッタ端子電極をそれぞ れC, E, g, eで示す。このように、一般的なIGB *

> $v_{gc-ec} = v_{g-e} - (Lg + Le) \cdot di_g / dt$ $= v_{g-e} (d i_g / d t = 0)$

Lg, Le:g-gc間, e-eo間の配線インダクタ ンス

:ゲート電流 i g

その結果、g-e間に印加する電圧に対応してgc-e c間に発生する電圧の応答が速くなるため、IGBTの 入力容量は速やかに放電(短時間で vgc-ecが低下)さ れることとなり、IGBTはこれらの動作に伴って速や かにターンオフする。そのため、図6のような駆動回路 で電荷の注入を実施し、vgc-ec の電圧低下の抑制を図 っても、その効果が少なくなるという第1の課題を有す ることになる。

【0008】(2)また、図7に矢印で示すような経路 で流れる電流は、抵抗19、コンデンサ18および経路 内の配線インダクタンス(具体的には g - g c 間および e-eo間の配線インダクタンス)による振動波形とな る。ところで、図7に矢印で示すような経路で流れる振 動電流は、そのピーク値付近、すなわち注入電荷量が多 い時が、最も良くdi/dtの低減効果が得られるタイ ミングであるといえる。ところが、経路内のインダクタ ンス分がg-gc間およびe-e0間の配線インダクタ ンスのみ(前述の通り、g-gc間およびe-eo間の 配線は数cm程度であるため、そのインダクタンスは概 ね数10ナノヘンリー [nH] である) の場合、コレク タ電流の下降時間に比べ、一般にその振動周期は短い。 そのため、コレクタ電流の下降現象と図7の回路による 電荷の注入タイミングが合わなくなり (コレクタ電流の 下降現象の初期段階で振動電流はピークとなるため、電 荷の注入を最も多くしたい下降現象の中間付近では、電 荷の注入量は少なくなる)、di/dtの低減効果が低 下するという第2の課題を有することになる。図9

(イ) にターンオフ時のコレクタ電流波形の例を、同

(ロ)に図7の矢印の経路で流れる電流波形の例をそれ ぞれ示す。したがって、この発明の課題は上記第1. 第 2の課題を解消することにある。

[0009]

*Tモジールの各電極はIGBTチップと金属プスパーに

よって配線されており、その配線長は概ね数cm程度で ある。図8中のecとeoとの間はごく短い配線(極短 配線) とされているのが一般的である。

[0007]

【発明が解決しようとする課題】

(1) 図8ではecとeo間が極短配線されていること から、ecとeo間の配線インダクタンス値を「O」と すると、コレクタ電流下降中におけるIGBTチップの 10 ゲート・エミッタ間に印加される電圧 v gr-ec と、モジ ユールの電極のゲート・エミッタ間に印加される電圧v g-e との間には、次の(2)式に示すような関係があ り、両者はほぼ等しくなる。

... (2)

【課題を解決するための手段】特に、上記第1の課題を 解決するため、請求項1の発明では、ecとeo間にイ ンダクタを接続するようにしている。すなわち、ターン オフ時のコレクタ電流の下降期間中は、ecとeo間に 20 接続されたインダクタには逆起電圧が発生するため、g c-ec間電圧の急激な低下は妨げられ、コレクタ電流 の下降期間が延びる。これにより、電荷を注入すること による一層のdi/dt低減化が可能となる。このよう なIGBTに駆動回路を接続すれば、ゲート駆動回路を 構成することができる (請求項2の発明)。

【0010】また、請求項3の発明では、g-gc間, e-eo間の少なくとも1ヵ所にインダクタを接続する ようにしている。かかるIGBTに駆動回路を接続すれ ば、ゲート駆動回路を構成することができる (請求項4 の発明)。さらに、請求項5の発明では、ゲート回路と IGBTモジールのゲート電極、補助エミッタ電極との 間の少なくとも1ヵ所にインダクタを接続するようにし ている。請求項3~5の発明では、接続したインダクタ によって図7に矢印で示す経路で流れる電流の振動周期 が延び、di/dtが最も急峻となる付近でゲートに注 入する電荷量をピークとすることができ、特に、上記第 2の課題を解決することができる。

[0011]

【発明の実施の形態】図1はこの発明の第1の実施の形 態を示す構成図である。これは、IGBTモジュールの エミッタ主端子電極Eと補助端子電極eをIGBTチッ プのエミッタ部ecへそれぞれ接続する両配線の接合点 eoと、IGBTチップのエミッタ部ecとの間にイン ダクタ1を接続した例である。なお、2はIGBTモジ ュールをオン, オフさせるためのゲート回路である。 【0012】図2(イ), (ロ)および(ハ)はこの発 明の第2の実施の形態を示す構成図である。図2 (イ) は、IGBTチップのゲート部gcとモジュールのゲー ト電極gとの間、およびIGBTチップのエミッタ部e

50 cへの接合点eoとモジュールの補助エミッタ電極部e

との間に、それぞれインダクタ1A,1Bを接続した例 である。図2(ロ)は、IGBTチップのエミッタ部e c への接合点 e o とモジュールの補助エミッタ電極部 e との間に、インダクタ1Bを接続した例である。また、 図2 (ハ) は、IGBTチップのゲート部g c とモジュ ールのゲート電極gとの間に、インダクタ 1 A を接続し た例である。

【0013】図3(イ), (ロ)および(ハ)はこの発 明の第3の実施の形態を示す構成図である。図3(イ) は、ゲート回路2のゲート接続端子ggとモジュールの ゲート電極gとの間、およびゲート回路2のエミッタ接 続端子 e g とモジュールの補助エミッタ電極部 e との間 に、それぞれインダクタ1C、1Dを接続した例であ る。図3(ロ)は、ゲート回路2のエミッタ接続端子 e g とモジュールの補助エミッタ電極部 e との間に、イン ダクタ1Dを接続した例である。図3(イ)は、ゲート 回路2のゲート接続端子ggとモジュールのゲート電極 g との間に、インダクタ1Cを接続した例である。、

【0014】すなわち、図1のようにすれば、ターンオ フ時のコレクタ電流の下降期間中は、ecとe0 間に接 続されたインダクタ1には逆起電圧が発生するため、g c - ec間電圧の急激な低下が妨げられ、コレクタ電流 の下降期間が延びる。これにより、電荷を注入すること による一層のd i / d t 低減化が可能となる。また、接 続するインダクタ1A~1Dによって図7に矢印で示す 経路で流れる電流の振動周期が延び、 di/dtが最も 急帔となる付近でゲートに注入する電荷量をピークとす ることができ、上記第2の課題を解決することができ る。

[0015]

【発明の効果】この発明によれば、ゲートに電荷を注入 するゲート回路により駆動されるIGBTに適用するこ *

*とにより、ターンオフ時における d i / d t の一層の低 減効果が得られる。その結果、IGBTに印加されるス パイク状の電圧も低減する。したがって、インパータな どの装置を構成する際、従来よりも電圧定格の低いデバ イスの使用が可能になるため、装置の小型化,低コスト 化が実現できる、などの利点が得られる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態を示す構成図であ

【図2】この発明の第2の実施の形態を示す構成図であ

【図3】この発明の第3の実施の形態を示す構成図であ

【図4】 IGBTのコレクタ電流の減少が急峻な場合を 示す波形図である。

【図5】IGBTのコレクタ電流の減少が比較的緩やか な場合を示す波形図である。

【図 6】ゲート駆動回路の従来例を示す構成図である。

【図 7】 図 6 で I GBTターンオフ時に流れる電流経路 の説明図である。


【図8】IGBTモジュールの内部結線を示す構成図で

【図9】図6のIGBTモジュールを流れる電流波形の 説明図である。


【符号の説明】

1, 1A~1D, 16, La…インダクタ、2…ゲート 回路、6…絶縁ゲートパイポーラトランジスタ(IGB T) 、7…絶縁器 (PC) 、8…増幅回路 (AMP) 、 9, 10…電源、11…オン用のゲート抵抗、12…オ フ用のゲート抵抗、13,14…スイッチ、15…検出 回路、17…FET、18…コンデンサ、19…抵抗、 20…IGBTチップ。


【図7】





【図2】


















【図5】



[図8]

